TSMC は昨日開催された2026 年 北米技術シンポジウムにおいて、2029 年までの汎用プロセス技術ロードマップを発表しました。今回の発表の主なハイライトは以下の通りです。
- 「A12」および「A13」と名付けられた 1.2nm および 1.3nm クラスの製造プロセス
- N2 ファミリ予想外のアッパーバージョンである「N2U」
- 2029 年時点で高解像度 EUV 露光装置（High-NA EUV）をいかなるプロセスノードでも使用する計画はないこと
そして、今回の技術発表で最も注目すべき点は、TSMC が次世代プロセスノードに向けて多角的な開発戦略を正式に確立したことです。
TSMC の業務開発・グローバルセールス担当上級副社長兼 COO 補佐である張暁強（Kevin Zhang）氏は次のように述べています。
「昨年は第 2 世代ナノシートトランジスタ技術である A14 プロセスを発表し、2028 年の量産を計画しています。」
「今年、A14 の派生プロセスである A13 と A12 を発表します。これらはともに 2029 年の量産を予定しています。A13 は A14 の漸進的強化版であり、主に光学微細化によって実現されます。チップ面積を約 6% 削減しつつ、設計ルールと電気的互換性を完全に維持します。これにより、顧客は最小限の再設計で恩恵を受けることができます。」
業界のゲームチェンジャー
かつて TSMC の売上の大部分はスマートフォン業界に依存していましたが、近年は AI およびハイパフォーマンス・コンピューティング（HPC）の成長率がスマートフォン端末を凌駕しています。この事実は同社の計画にも明確に表れており、最新のロードマップでは分岐型戦略を明確に採用。エンドマーケットの需要に応じて先進プロセスノードを区分けし、「ワンサイズ・フィッツ・オール」の追求は行いません。
これに基づき、TSMC は新たなプロセス発表戦略を採用します。コンシューマー端末向けには毎年 1 つの新プロセスを、ヘビー AI および HPC 向けには 2 年ごとに 1 つの新プロセスを発表するというものです。
一方では、N2、N2P、N2U、A14、A13 などのプロセスがスマートフォンおよび端末機器向けとなります。これらの分野では、コスト、エネルギー効率、IP の再利用が極めて重要であり、高度な設計の互換性が歓迎されます。TSMC が毎年新しいノードを投入できれば、パフォーマンスの小幅な向上でも受け入れられるという判断です。
他方で、A16、A12 などのノードは AI および HPC 向けです。これらは技術移行コストを正当化するために顕著なパフォーマンス向上を提供する必要があり、コストは二次的な要素となります。これらのノードには、AI データセンターや HPC ワークロードにおける電源完全性と電流伝送の制約を解決し、パフォーマンス、消費電力、トランジスタ密度を実質的に向上させるため、スーパーパワーレール（SPR）バックサイド給電アーキテクチャが統合されます。リリースサイクルは 2 年ごととなります。
A13 と N2U：コンシューマー端末向け新ノード
昨年 TSMC は、第 2 世代ゲートオールアラウンド（GAA）ナノシートトランジスタを採用し、NanoFlex Pro 技術によってより強力な設計の柔軟性を提供する A14 プロセスを発表しました。これは 2028 年、ハイエンドスマートフォンおよび端末機器向け TSMC のフラグシッププロセスになると予想されています。今年、TSMC は A14 ベースの A13 の投入を発表しました。
TSMC A13 は、A14 の光学微細化版であり、最小限の変更で効率をさらに向上させることを目的としています。A13 は線形寸法を約 3%（約 97% のスケール）縮小し、トランジスタ密度を約 6% 向上させます。同時に、A14 と完全に互換性のある設計ルールと電気的特性を維持します。複数の観点から見て、A13 は TSMC 長年の光学微細化の伝統（N12、N6、N4、N3P など）を継承するものですが、以前はこの手のプロセスがより顕著な利益をもたらしていました。このスキームにより、TSMC の顧客は既存の IP をほぼ再設計なしに再利用できますが、パフォーマンス向上は限定的です。
A14 はノード全体での消費電力、パフォーマンス、密度のアップグレードを実現しますが、チップおよび IP 設計者はそのポテンシャルを引き出すために新しいツール、IP、設計手法を採用する必要があります。対照的に、A13 は設計技術共最適化（DTCO）によって漸進的な向上を実現し、設計を変更することなく利益を得ることができます。A13 は 2029 年の生産開始が見込まれています。
2028 年の新ノード A14 の投入に加え、TSMC は N2U によって顧客が N2 アーキテクチャ設計を低コストでアップグレードする道も提供します。N2U は N2 プラットフォームの 3 年目の拡張版であり、DTCO によって実現されます。同消費電力でパフォーマンスが約 3〜4% 向上し、同周波数で消費電力が約 8〜10% 削減され、ロジック密度が 2〜3% 小幅に向上します。このノードは N2P IP との互換性を維持するため、顧客、特に民生電子機器分野は、巨額の投資をせずに新製品を開発できます。例えば、ある企業が 2027 年に N2P ハイエンドチップ IP ベースでミドルレンジ製品を開発する場合、2028 年に N2U を直接使用することで実現可能です。
張氏は次のように語っています。「N2U を通じて 2nm プラットフォームを継続的に拡張し、設計技術共最適化によってパフォーマンス、消費電力、密度をさらに向上させます。当社の戦略は、各ノード投入後に継続的なイテレーションと最適化を行い、顧客の設計投資収益を最大化すると同時に、漸進的な PPA（パフォーマンス、消費電力、面積）の利益を得ることです。」
A16、A12、N2X：コスト度外視の極限パフォーマンス追求
TSMC N2 がコンシューマー端末とデータセンター用途の両方に対応する一方で、同社は高性能データセンターシナリオ向けにカスタマイズされたスーパーパワーレールバックサイド給電アーキテクチャを搭載する A16 プロセスも開発中です。端的に言えば、A16 とは SPR 搭載の N2Pのことであり、第 1 世代 GAA ナノシートトランジスタに基づき、N2 や N2P と比較して消費電力、パフォーマンス、密度で顕著な優位性を提供しますが、その分コストも高くなります。
特筆すべきは、TSMC が現在 A16 を 2027 年量産プロセスとして位置づけている点です。これは以前の 2026 年というスケジュールから延期されています。
張氏は「A16 は 2026 年には準備が整いますが、実際の製品の量産は顧客次第です。2027 年の本格量産を見込んでいます。これがタイムラインを 2027 年に合わせた理由です」と説明しました。
興味深いことに、A16 の投入は N2X を置き換えるものではありません。N2X は N2P のパフォーマンス強化版であり、従来のフロントサイド給電を採用し、N2 シリーズの設計周波数を極限まで引き上げたものです。
A16 の後は、2029 年の登場が計画される A12 がバトンを受け継ぎ、TSMC のデータセンター向けノードにノード全体での世代間格差をもたらす利点を提供する見込みです。TSMC は具体的な数値を開示していませんが、A12 の A16 に対する向上幅は、第 2 世代 GAA ナノシートトランジスタと NanoFlex Pro 技術を導入することから、N2 に対する A14 のレベルに相当すると見られます。
張氏は「A16 はスーパーパワーレール（バックサイド給電）を搭載する当社の第 1 世代技術です。A12 はその次世代であり……フロントサイドとバックサイドの両構造を同時に微細化し、密度全体の利益を実現します」と述べています。
High-NA EUV は当面登場せず
TSMC が 2029 年に投入を計画する A13、A12 プロセスには、注目すべき共通点があります。いずれも高解像度 EUV 露光装置（High-NA EUV）を必要としないという点です。これはインテルとの鮮やかな対比です。インテルは 14A およびその後続ノードで、2027〜2028 年から High-NA EUV 露光装置の使用を計画しています。
張氏は「率直に言って、当社の研究開発チームには驚かされます。彼らは High-NA EUV に依存せずにプロセス微細化を実現する方法を見つけ続けています。将来的に使用せざるを得ない日が来るかもしれませんが、現状では既存の EUV から利益を引き出せており、極めて高価な High-NA EUV へ移行する必要はありません」と語りました。